include: move generic riscv64 ISA to rv64gc rv64gc
authorZoltan HERPAI <wigyori@uid0.hu>
Mon, 24 Feb 2025 12:18:01 +0000 (12:18 +0000)
committerZoltan HERPAI <wigyori@uid0.hu>
Mon, 24 Feb 2025 12:35:46 +0000 (13:35 +0100)
commit7d481ce430b0225e1134b6dcfdd2bd08cb7a0ada
tree7ed53d1f8183b781499809b76f3cbd8d148fa15b
parent04570f5ee2dfe6609c22d2d21678b14cd3314309
include: move generic riscv64 ISA to rv64gc

The current CFLAGS (rv64imafdc) for the riscv64 targets do not contain
the full generic compute extension (g), as that also includes the
zicsr and zifencei extensions/instructions. Rename the default ISA to
'generic' to add distinction to the current binaries (although it's very
minimal), and use rv64gc for CFLAGS.

This is also a prep step for the upcoming gcv (vector-extension supporting)
targets like the Spacemit K1, and the thead-cores like the TH1520.

Compile-tested: all riscv64 targets
Runtime-tested:
 - SiFive Unleashed (FU540)
 - SiFive Unmatched (FU740)
 - Nezha D1 (D1)
 - VisionFive2 (JH7110)

Signed-off-by: Zoltan HERPAI <wigyori@uid0.hu>
include/target.mk