ath79: fix eth0 PLL registers on WD My Net Wi-Fi Range Extender
authorJonathan A. Kollasch <jakllsch@kollasch.net>
Fri, 11 Sep 2020 19:33:39 +0000 (14:33 -0500)
committerAdrian Schmutzler <freifunk@adrianschmutzler.de>
Sun, 6 Jun 2021 22:25:11 +0000 (00:25 +0200)
commitf36990eae77c3a22842a2c418378c5dd40dec366
tree117d4091fb4396abdc06ef88a79081efde67bf0d
parent3e0387b3db86b35e101b147692d0af04c5083ca9
ath79: fix eth0 PLL registers on WD My Net Wi-Fi Range Extender

This replaces the register bits for RGMII delay on the MAC side in favor
of having the RGMII delay on the PHY side by setting the phy-mode
property to rgmii-id (RGMII internal delay), which is supported by the
at803x driver.  Speed 1000 is fixed as a result, so now all ethernet
speeds function.

Signed-off-by: Jonathan A. Kollasch <jakllsch@kollasch.net>
Reviewed-by: Michael Pratt <mcpratt@pm.me>
target/linux/ath79/dts/ar9344_wd_mynet-wifi-rangeextender.dts