clk: meson: add mpll pre-divider
authorJerome Brunet <jbrunet@baylibre.com>
Mon, 19 Feb 2018 11:21:44 +0000 (12:21 +0100)
committerNeil Armstrong <narmstrong@baylibre.com>
Tue, 13 Mar 2018 09:09:56 +0000 (10:09 +0100)
commit513b67ac39b0ef91761d94d1d6e31bb84e380744
treea9b7add7308b61715accd57b598a8f426c8860e6
parent093c3fac4619d267136dc4cb87b916c692fa07db
clk: meson: add mpll pre-divider

mpll clocks parent can actually be divided by 1 or 2. So far, this
divider has always been set to 1, so the calculation was correct.
Now that we know it exists, model the tree correctly. If we ever get
a platform where the divider is different, we won't get into trouble

Signed-off-by: Jerome Brunet <jbrunet@baylibre.com>
Signed-off-by: Neil Armstrong <narmstrong@baylibre.com>
drivers/clk/meson/axg.c
drivers/clk/meson/axg.h
drivers/clk/meson/gxbb.c
drivers/clk/meson/gxbb.h
drivers/clk/meson/meson8b.c
drivers/clk/meson/meson8b.h